Storage-8---eMMC时序和参数

引言：因为MMC接口允许轻松地与任何微处理器与MMC主机集成，并且嵌入式MMC控制器将Nand技术与主机隔离，所以对Nand的任何修订或修改对主机来说都是不可见的，也不需要关注，所有这些都实现了更快的产品开发和更快的上市时间。但要想实现eMMC的高可靠性，需要严格测试eMMC的信号质量，并满足JEDEC发布的标准。

1.引脚

(相关资料图)

数据总线宽度：1位（默认）、4位和8位

MMC I/F 时钟频率：0 ~ 200MHz

MMC I/F 启动频率：0 ~ 52MHz

CLK：时钟输入

Data Strobe：HS400模式的新配值引脚，数据选通从eMMC生成到主机。在HS400模式下，读取数据和CRC响应与数据选通同步

CMD：用于设备初始化和命令传输的双向信号，命令操作有两种模式，开漏进行初始化和推拉快速传输命令

DAT0-7：双向数据通道，它以推拉模式运行

RST_N：H/W复位信号引脚

VDDF(VCC)：提供闪存存储器的电源电压

VDD(VCCQ)：存储器控制器的电源电压

VDDI：内部功率节点，以稳定调节器输出到控制器的核心逻辑

VSS：接地连接

RFU：保留供将来使用，不要用作任何用途

图8-1：eMMC结构

2.传输模式和HS400 MODE

在时钟的每个周期都会指示传输：在命令线上每个时钟周期进行1位传输；在数据线上，SDR模式下所有数据线传输1位，DDR模式下所有数据线传输2位（分别在上升沿和下降沿），时钟频率可在最小和最大时钟频率之间变化（0-200MHZ）。

图8-2：DDR状态下的4-data-wire模式

HS400模式提高顺序带宽，特别是顺序读取性能，支持DDR数据采样方法，CLK频率最高可达200MHz，但只有8位的总线宽度可用，信号电平1.8V，理论上，读取高达400MB/s，写入200MB/s。

图8-3：eMMC的总线速度模式

图8-4表示I/O驱动程序强度类型（EXT_CSD寄存器：DRIVER_STRENGTH [197]）

图8-4：eMMC的HS400模式五种驱动强度

1#：HS200和HS400设备必须支持0型驱动程序。

2#：当VCCQ=1.8 V时，标称阻抗由输出驱动器在0.9 V时的I-V特性定义。

3#：当VCCQ=1.2 V时，标称阻抗由0.6 V时输出驱动器的I-V特性定义。

0型驱动程序被定义为eMMC HS200和HS400设备的强制性驱动程序，另有四个驱动程序类型（1、2、3和4）被定义为可选，以允许支持更广泛的主机负载。主机可以选择设备的最合适的驱动器类型（如果支持）以实现最佳信号完整性性能。

注：1.8V信号电平和1.2V信号电平的驱动强度定义相同。

0型驱动器适用于传输线，基于50Ω标称线路的分布式系统阻抗，因此，它被定义为50Ω标称驱动器。

对于HS200，当使用CL=15pF驱动器进行测试时，0型驱动器应满足所有交流特性

对于HS400，当使用JESD84-B51中定义的参考负载、驱动器类型0或驱动器类型1或4型驱动器应满足所有交流特性和HS400设备输出。

如果设备支持可选的驱动程序类型，主机可以使用它们来优化其系统，因此主机设计者可以使用设备驱动程序模型来模拟其特定系统。主机可以选择最佳驱动程序类型，该类型可以以所需的操作频率驱动主机系统负载产生最小的噪声，这一点在优化信号质量和EMC方面特别有效。

Driver_STRENGTH[197]中指出了设备支持的驱动程序类型级别扩展CSD寄存器的字段。主机通过将（通过CMD6）写入扩展CSD寄存器的HS_TIMING[185]字节中的“选定驱动器强度”字段。

图8-5列举了eMMC5.1新功能：

图8-5：eMMC5.1功能

3.启动时长

eMMC不仅支持引导模式，而且还支持替代引导模式，支持高速定时和双数据速率。eMMC启动时间轴回看：Digital series-Storage-7：eMMC基础知识-2。

图8-6：启动程序、启动数据和初始化时间

图8-7：eMMC的性能指标

图8-7是在测试条件：总线宽度x8，HS400，512KB数据包传输下实测的eMMC顺序读取和顺序写入的速度。

4.时序

图8-8：总线SDR时序---数据必须始终在时钟的上升边缘进行采样

图8-9：总线SDR时序参数要求

在配置为双数据模式操作时的DAT[7：0]信号，DAT信号与CLK的上升边缘和下降边缘同步运行。CMD信号仍然与CLK的上升边缘同步运行，因此CMD信号没有定时变化。

图8-10：总线DDR时序---DAT[7：0]行上的数据在时钟的两边进行采样

图8-11：总线DDR时序参数要求

如上只是SDR/DDR时序，关于HS400等等模式下的总线定时规范，可以参阅eMMC v5.1的JEDEC官方权威文档JESD84-B51。

5.总线电平

总线信号电平，部分器件总线供电支持3.3V或者1.8V，因此所有的信号电平都与电源电压有关。

图8-12：总线信号电平上下阈值

图8-13：开漏模式总线信号电平

由于Voh取决于外部电阻值（包括软件包外部），因此此值不适用于设备规范。主机负责选择外部上拉和开漏电阻值，以满足Voh最小值。

eMMC输入和输出电压的允许电压范围应在以下规定范围内：

图8-14：推拉信号电平-3.3V eMMC

图8-15：推拉信号电平-1.70-1.95 VCCQ电压范围

其中0.7×VCCQ，适用于MMC4.3及更旧版本，0.3×适用于MMC4.3及更旧版本的0.3×VCCQ。

6.功耗

在配置系统电源树时，eMMC的功耗是一个需要考虑的点，在功率测量条件：总线配置=x8@200MHz DDR最大RMS电流的测量为100ms周期内的平均RMS电流消耗下，eMMC各种状态下的功耗如下：

图8-16：不同容量eMMC运行期间的典型功耗

从图8-16可知，eMMC容量越大，运行功耗越高，一个32GB的eMMC，考虑3.3V供电，则功耗P=3.3×0.38=1.254W，那么就需要选择满足可以持续输出400mA的电源IC。

图8-17：不同容量eMMC待机状态下的典型功耗（巡检读取激活）

图8-18：不同容量eMMC待机状态下的典型功耗（巡检读取失能）

图8-19：不同容量eMMC睡眠状态下的睡眠功耗

注意在睡眠模式下，Nand电源可以关闭，如果Nand电源被激活，则Nand电源与待机状态相同。

7.总线信号线负载

eMMC总线的每条线路的总电容CL为总线主电容CHOST、总线电容CBUS本身和与该线路连接的eMMC的电容器件之和：

主机和总线电容之和应在20pF以下，这几个参数对eMMC的Layout有比较严格的要求。

图8-20：eMMC关键R/C参数

图8-21：HS400模式下的电容和电阻

8.如何在系统板上连接eMMC

图8-22：eMMC互连示例

1#：利用去耦电容滤除VCC/VCCQ电源噪声

2#：CMD和DATA[7:0]始终通过系统板上的电阻进行上拉，以防止总线浮动

3#：如果总线使用H/W复位，RSTN也上拉

4#：SR_DS和SR_CLK采用串联电阻稳定信号