★★★ BJT-2---晶体管开关电路计算实例★★★

(资料图片仅供参考)

引言：三极管是电流型元件，利用偏置电阻产生大于0.7V的Vbe电压，然后通过控制电流大小，使晶体管工作在不同的区。因此关于晶体管电路的设计相关计算，基本用电流起手，而不是用电压，这一点要与MOS的计算相区别开来。

图2-1：三极管导通时电流流向

€1.发射极接地型开关

发射极接地型开关即发射极直连GND，输出out连接集电极。

图2-2：NPN接地型开关

如图2-2所示是NPN发射极接地型开关，当in为高电平时，Q1导通，out端被R3下拉至GND为低电平；当in为低电平时，Q1截止，out端通过限流电阻R3连接VDD输出高电平，所以射极跟随器型开关是一个反相开关。当输入信号电平在0.6V以下时，晶体管处于截止状态，输出电平是VDD，当输入信号电平在0.6V以上时，晶体管处于导通状态，输出基本上是GND。

为了确保没有输入时晶体管处于截止状态，需要加上使基极处于GND电位的偏置电阻R2，当输入信号超过0.6V时，晶体管的基极-发射极间的二极管将处于导通状态，开始有基极电流流过，但这样的状态不能限制电流，基极电流会比较大，所以串入基极限流电阻R1。（限流电阻R1的值需要根据实际使用来计算得出）

图2-3：PNP接地型开关

如图2-3所示是PNP发射极接地型开关，当in为高电平时，Q1截止，out端被R3下拉至GND为低电平；当in为低电平时，Q1导通，out端连接VDD输出高电平。

为了确保没有输入时晶体管处于截止状态，需要加上使基极处于高电位的偏置电阻R2，当输入信号超过0.6V时，晶体管的基极-发射极间的二极管将处于导通状态，开始有基极电流流过，但这样的状态不能限制电流，基极电流会比较大，所以串入基极限流电阻R1。

€2.设计示例

*前提条件：*负载电流=5mA（由out端连接的负载所需的电流大小决定），in端高电平为1.8V，低电平为0V，VDD=3.3V。

*设计分析：*由于Q1不导通时，VDD--->OUT路径电流为5mA，所以在Q1导通时，Q1的Ic耐受电流最大额定值需要Ic＞5mA（因为不导通时R3已经限定了流过Q1的电流为5mA）。VDD=3.3V加在集电极-发射极之和集电极-基极之间，in=1.8V加在基极-发射极之间。所以应选择集电极-发射极间和集电极-基极间电压最大额定值Vceo，Vcbo大于VDD，Vbeo大于Vin的晶体管。即条件汇总为：

Vceo＞3.3V，Vcbo＞3.3V，Vbe＞1.8V，Ic＞5mA。

依此可以选择通用的小信号晶体管，此处以LRC的型号L2SC4083NWT1G为例：

图2-4：L2SC4083NWT1G最大额定参数

如果能使基极电流达到集电极电流的1/hFE，晶体管将处于导通状态，考虑到温度特性，应该使基极电流稍大，称为过驱动，通常设定为按使用晶体管hFE的最低值计算得到的基极电流的1.5-2倍以上。

R1/R2的计算：

图2-5：L2SC4083NWT1G额定参数

从上图可知L2SC4083NWT1G的hfe最低值为56，条件里面的负载电流为5mA，所以可以控制基极电流Ib=5mA/56×1.5（2）=0.13mA-0.18mA，由于基极电位是0.6V，那么R1上产生的压降为1.8-0.6=1.2V，Ib取0.2mA，所以R1=1.2V/0.2mA=6kΩ（忽略流过R2的电流，0.6V时be二极管导通，导通电阻远小于R2，电流大部分流向Q1，流向R2的很小）

R2是输入端开路时确保晶体管处于截止状态的电阻，如果R2过大，将容易受噪声电流的干扰，过小则在晶体管处于导通状态时无用电流流过R2，R2可以取值10kΩ。

€3.超β和达林顿连接

超β和达林顿连接是应对需要大负载电流时的设计方法，由于发射极接地型开关的负载电流就是Ic，所以基极必须提供大于1/hfe的基极电流，当Ic需求为几百mA时，驱动基极的电路（通常为GPIO）就可能无法提供足够的基极电流，此时要么采用超β晶体管，即hfe很大的晶体管，要么将两个晶体管达林顿连接，实现hfe1×hfe2，达到增大hfe的目的。

图2-6：NPN型达林顿连接

如图2-6是两只NPN型达林顿连接，导通时粉丝基极电流Ib1流入，驱动Q1和Q2导通，干路电流Ic分为两个蓝色支路到GND（这样每个晶体管只承担一半的Ic电流）。不导通时，out输出高电平。图2-7是两只PNP型达林顿连接，对于GPIO驱动in端，有效降低了对GPIO灌电流的要求。

图2-7：PNP型达林顿连接

采用达林顿连接时Q1的发射极电流全部变成Q2的基极电流，所以总hfe=hfe1×hfe2。若将L2SC4083NWT1G采用达林顿连接，56×56=3136，那么1mA的基极电流就可以驱动3A的集电极电流。在计算达林顿连接电路的基极电流时，需要注意两个晶体管导通时，基极-发射极间的压降是2×Vbe=1.2V-1.4V。

€4.射极跟随器型开关

射极跟随器型开关即输出out连接发射极。

图2-8：NPN跟随器型开关

如图2-8是NPN跟随器型开关，与发射极接地型开关不同的是，out端是发射极的电位，即in为高电平时，Q1导通，out端连接高电平VDD（忽略Vce）；当in为低电平时，Q1截止，out端被R3下拉至GND为低电平，所以射极跟随器型开关是一个同相开关，这也就是“跟随”的由来。

图2-9：PNP跟随器型开关

对于PNP跟随器型开关，in为高电平（VDD-Vin＜0.6V）时，Q1截止，out端通过R3连接到VDD高电平；当in为低电平（VDD-Vin＞0.6V）时，Q1导通，out端直连GND为低电平。（PNP是发射极电位最高，基极要比发射极低0.3V才会导通。0.3V是锗管的理论值，硅管则为0.7V左右，实际值可能更低。）

射极跟随器型开关的计算参考发射机接地型开关即可，这里不再过多演算。

€5.损耗

晶体管的损耗主要体现在导通状态，处于导通状态时的功率损耗为P损=Vce(sat)×Ic。（Vcesat：集电极饱和电压），Ic比较大时，需要考虑发热问题。