逻辑代数的基本公式
(资料图片)
0、1律: $A+0=A \quad A+1=1 \quad A \cdot 1=A \quad A \cdot 0=0 $互补律: $A+\bar{A}=1 \quad A \cdot \bar{A}=0 $交换律: $A+B=B+A \quad A \cdot B=B \cdot A $结合律: $A+B+C=(A+B)+C \quad A \cdot B \cdot C=(A \cdot B) \cdot C $分配律: $A(B+C)=A B+A C \quad A+B C=(A+B)(A+C) $重叠律: 反演律: 吸收律:其他常用恒等式:1.证明 ,$ \quad \overline{A B}=\bar{A}+\bar{B}$
列出等式、右边的函数值的真值表
可见上面每个等式两边的真值表相同,故等式成立。
2.用基本公式证明下列等式成立。
证明:
3.求证
4.求证
在包含变量A逻辑等式中,如果用另一个函数式代入式中所有A的位置,则等式仍然成立。这一规则称为代入规则。
用B·C 代替B,得
得代入规则可以扩展所有基本公式或定律的应用范围
对于任意一个逻辑表达式L,若将其中所有的与(• )换成或(+),或(+)换成与(•);原变量换为反变量,反变量换为原变量;将1换成0,0换成1;则得到的结果就是原函数的反函数。
1.试求的非函数。
解:按照反演规则,得
2.试求的非函数
解:由反演规则,可得,保留反变量以外的非号不变。
对于任何逻辑函数式,若将其中的与(• )换成或(+),或(+)换成与(•);并将1换成0,0换成1;那么,所得的新的函数式就是L的对偶式,记作。
3.逻辑函数的对偶式为
当某个逻辑恒等式成立时,则该恒等式两侧的对偶式也相等。这就是对偶规则。利用对偶规则,可从已知公式中得到更多的运算公式。
参考文献:
Verilog HDL与FPGA数字系统设计,罗杰,机械工业出版社,2015年04月Verilog HDL与CPLD/FPGA项目开发教程(第2版), 聂章龙, 机械工业出版社, 2015年12月Verilog HDL数字设计与综合(第2版), Samir Palnitkar著,夏宇闻等译, 电子工业出版社, 2015年08月Verilog HDL入门(第3版), J. BHASKER 著 夏宇闻甘伟 译, 北京航空航天大学出版社, 2019年03月